p-Type MOS Capacitor; Cryogenic Temperatures; Interface Traps; Hysteresis
Abstract :
[fr] Étude du comportement d’une capacité MOS sur un substrat de silicium de type p faiblement dopé avec du SiO2 déposé par pulvérisation cathodique RF, dans le cadre d’applications de puissance à basse température, notamment entre 20 K et 100 K. Les données montrent qu’une forte densité de charges piégées à l’interface peut affecter différemment la capacité du système en fonction de la tension appliquée et de la température, notamment par l’apparition d’une bosse dans la zone de déplétion à basse température. Des études ont été menées sur un effet d’hystérésis, ainsi que sur la réduction des charges piégées en fonction de la tension appliquée pendant la descente en
température du système, dans le but de réduire l’effet de bosse.
Disciplines :
Physics
Author, co-author :
Eleutério de Lorêdo, Francisco ; Université de Liège - ULiège > Complex and Entangled Systems from Atoms to Materials (CESAM) > Quantum Materials (Q-MAT)
Vanderheyden, Benoît ; Université de Liège - ULiège > Département d'électricité, électronique et informatique (Institut Montefiore) > Electronique et microsystèmes
Rael Stéphane; UL - Université de Lorraine > GREEN
Nguyen, Ngoc Duy ; Université de Liège - ULiège > Département de physique
Leveque Jean; UL - Université de Lorraine > GREEN
Language :
French
Title :
Réduction reversible de l’impact des pièges sur la capacité MOS à température cryogénique
Publication date :
10 October 2024
Event name :
Les 14es journées de cryogénie & de supraconductivité